PLL: Yes, Propósito principal: Memory, DDR2, Entrada: SSTL-18, Saída: SSTL-18, Número de circuítos: 1, Relación - Entrada: Saída: 1:10,
PLL: No, Saída: Clock,
PLL: Yes, Propósito principal: SONET/SDH, Stratum, Entrada: LVCMOS, Saída: LVCMOS, LVPECL, Número de circuítos: 1, Relación - Entrada: Saída: 11:13,
PLL: Yes, Propósito principal: SONET/SDH, Telecom, Entrada: LVCMOS, Saída: LVCMOS, LVPECL, Número de circuítos: 1, Relación - Entrada: Saída: 6:5,
PLL: Yes, Propósito principal: 3G, Ethernet, SONET/SDH, Entrada: LVCMOS, LVDS, LVPECL, Saída: LVDS, Número de circuítos: 1, Relación - Entrada: Saída: 2:2,
PLL: Yes, Propósito principal: SONET/SDH, Entrada: CMOS, Saída: CML, CMOS, Número de circuítos: 2, Relación - Entrada: Saída: 3:3,
PLL: Yes, Propósito principal: Ethernet, SONET/SDH, Telecom, Entrada: LVCMOS, Saída: LVCMOS, Número de circuítos: 1, Relación - Entrada: Saída: 11:10,
PLL: Yes, Propósito principal: Ethernet, SONET/SDH, Entrada: CML, Saída: CML, Número de circuítos: 1, Relación - Entrada: Saída: 2:2,
